6 个搭配设计技巧与一张失效排查清单
选 MOS 管时，很多人的第一眼落在 Rds(on) 上：越小越好，损耗越低。这个直觉在多数场合成立，但在开关电源的功率级里，它会失效。公开的器件对比资料里有一个很典型的例子：两代同为 30A 级别的集成同步降压芯片，新一代（2024 年，3×3.5mm 封装）的高、低侧导通电阻分别是 5.8mΩ 和 2.3mΩ，比上一代（2011 年，5×6mm 封装）的 5mΩ 和 2mΩ 反而各高出约 15%，但在 12V 转 0.85V、800kHz 的同一条件下，新器件的效率却更好，满载少耗散约 0.25W、半载约 0.5W。
被省掉的那部分损耗，主要来自开关转换时间、死区控制和封装寄生参数——而在这些环节里，真正“唱主角”的往往不是 MOS 管本身，而是它自带的体二极管，以及围绕它搭配的那颗二极管。本文就沿着这条线索，讲清电源电路里 MOS 管与二极管搭配设计的 6 个要点。
说明：文中数值均来自公开工程资料中的典型值或实测案例，用于说明量级与设计取舍；具体项目请以所选用器件的 datasheet 与实测波形为准。
一、先认清搭档：MOS 管里那颗“免费”的二极管
（一）它不是外挂，是结构的必然产物
N 沟道功率 MOSFET 的芯片结构是 N+ 源区、P 体区、N− 外延层叠加而成。源极金属同时把 N+ 源区和 P 体区短接在一起，于是 P 体区与 N− 外延层之间那个本来用于控制沟道的 PN 结，就成了一个实实在在的二极管，反并联在漏源之间：阳极在源极、阴极在漏极，方向是 D→S。当源极电位比漏极高出约 0.7V 时，它就正偏导通。换句话说，只要用的是普通硅基 MOSFET，这颗二极管就一定在，选型时把它当成“不存在”是行不通的。
（二）它有三个用处，也有三个麻烦
用处方面：一是感性负载续流，Buck 的低侧、电机 H 桥的死区、继电器的关断瞬间，电流都需要一条通路；二是应急导通，电池保护板过放关断后，充电电流仍可通过体二极管缓慢流回；三是反向钳位，SW 节点或输出端出现负向过冲时，它会把电位钳在约 −0.7V 附近。
麻烦方面：一是正向压降带来的导通损耗，硅体二极管 VF 典型在 0.7~1V，而且是负温度系数，越热压降越低；二是反向恢复，二极管从导通转为承受反压时，存储电荷要抽走，产生反向恢复电流和 Qrr；三是它无法被栅极“关掉”，任何时刻只要满足偏置条件就会导通，这意味着它可能在你不知情时把电流送到不该去的地方。
（三）它同时是损耗与尖峰的源头
压降的代价很直观：10A 时以 0.7V 估算，损耗就是 7W；换成 0.4V 的肖特基，同样 10A 只有 4W，差的这 3W 在几十瓦的电源上就是几个百分点的效率。而在 30A 这类严苛工况下，体二极管压降可能被抬到 1.25V 左右，损耗随即放大到 37.5W 量级——这时它已经不是一个可以“略过”的参数了。
图 1 同步 Buck 半桥功率级：低侧 MOS 的体二极管在死区期间承担续流
二、技巧一：选型先翻 Body Diode 那几行参数
看 datasheet 时，除了 Rds(on)、Qg、Coss，建议专门翻到体二极管那一段，至少看四个值：
VSD（体二极管正向压降，有时写作 VF）：决定死区续流的导通损耗，注意测试条件里的电流与温度，25℃ 的值通常偏乐观；trr（反向恢复时间）与 Qrr（反向恢复电荷）：决定反向恢复损耗和对侧开关的电流尖峰，Qrr 一般会随结温升高而增大，部分手册给出的是 125℃ 条件下的数值，比 25℃ 明显更差；IFSM 与体二极管额定电流：决定短路、启动冲击等瞬态下它能不能扛住。
一个实用的判断方法是先按最坏工况估一遍：以 30A 续流、VF 取数据手册高温下的值（比如 1.0V）为例，单是这颗体二极管就要烧掉 30W；如果占空比里死区续流时间超过 2%，这部分损耗就足以改变整个方案的散热设计。此时要么把死区压到几十纳秒以内，要么并联肖特基分流，要么干脆换用带更低 VSD 的器件。
三、技巧二：死区时间是“交接窗口”，不是越大越安全
同步 Buck 的两个开关不能同时导通，否则输入直接短路，也就是常说的“直通”。为防止直通，驱动要留出一段两边都关断的时间，这就是死区。很多设计为了“稳”，把死区放到几百纳秒，代价是这段时间里电感电流只能走低侧体二极管，压降从毫欧级的 I·R 变成 0.7V 以上。
死区造成的平均损耗可以按一个近似式估算：Pdead ≈ IL × VF × tdead × fsw。以 IL=20A、VF=0.7V、fsw=1MHz、tdead=20ns 代入，单次死区约 0.28W；把死区缩短到 5ns，同一算例降到约 0.07W。同步 Buck 每周期有两个换流死区，数值还要乘 2——在 1MHz、几十安培的场合，几百纳秒的死区足以吃掉几个瓦特。
图 2 死区时间与体二极管导通损耗的关系（IL=20A、fsw=1MHz 估算）
死区也不能无限压小。工程上常用的下限推导是：tdead(min) ≥ td_off(高侧) + td_on(低侧) + tdelay(驱动)，把关断延时、开通延时和驱动传输延时叠加起来，再留一点余量。按这个思路算出的下限通常在几十到一百纳秒量级，公开资料里也有 10~50ns 的推荐区间，具体要看器件与驱动的实际时序。
值得注意的是，死区并不是越小越容易出问题，而是“过短会直通、过长会损耗并放大反向恢复”。体二极管导通时间越长，存储电荷越多，关断时的反向恢复电流越大，Qrr 带来的损耗（可近似写作 Prr ≈ Vin × Qrr × fsw）和 SW 节点的振铃都会变糟。行业里能看到的进步也很直观：同一厂商两代 30A 同步降压方案，其中一个死区从 25ns 降到 7.2ns，降幅约 71%。工程上的正确做法是用示波器看 SW 波形和低侧栅极波形，在“看不到直通电流尖峰”的前提下把死区压到最小，而不是凭经验取一个安全的大值。
四、技巧三：同步整流替掉肖特基，先把损耗构成算清
二极管整流和同步整流的损耗模型完全不同：二极管是 P = VF × I，压降基本固定；MOS 管是 P = I² × Rds(on)，损耗随电流平方增长。这决定了它们各有各的甜区。以 20A 续流为例，Rds(on) 为 5mΩ 的 MOS 管，导通压降只有 0.1V，损耗 2W；同样 20A 下 VF=0.4V 的肖特基要烧掉 8W。这正是同步整流在低压大电流场合能普遍提升 3%~8% 效率的原因。
但反过来看，轻载时同步整流就不划算了：几安培的电流下，I²R 已经很小的同时，MOS 管的开关损耗、驱动损耗和死区损耗占比反而上升，而且轻载或空载时电感电流可能反向，同步管会把能量从输出倒灌回输入。所以多数控制器都提供二极管仿真模式（DCM/PFM），在轻载时关掉低侧管、让体二极管自然续流并阻止反向电流——这本身就是“MOS 管 + 二极管”搭配思想的一个直接体现：重载用 MOS，轻载用二极管。
五、技巧四：并联肖特基“替班”，布局是成败关键
在低压大电流的同步整流里，一种常见的折中是给低侧 MOS 并联一颗肖特基，让它在死区期间先导通、把体二极管“短路”掉。肖特基是多数载流子器件，反向恢复电荷在原理上接近零，压降也更低，因此既能降低死区损耗，又能削弱 Qrr 带来的尖峰。
但这条路有两个前提。第一，肖特基必须承担几乎全部的续流电流，工程上的判据是让流过体二极管的电流少于总电流的 1/100，否则体二极管仍在导通，Qrr 和损耗只是被减轻而非消除。第二，体二极管与肖特基之间的寄生电感必须足够小：两颗器件引脚之间的 Lp 在换流瞬间会先“挡住”肖特基，让体二极管抢先把电流吃掉，Lp 大到一定程度，肖特基的效果会被完全抵消。所以这个方案的关键不在选型，而在布局——两颗器件要贴近、共地走线要短、功率回路面积要小。
如果布局实在做不到，另一种更彻底的做法是把肖特基串在源极回路里，物理上阻断体二极管正偏，代价是串入 0.4~0.6V 的持续压降，对效率的影响要单独评估。
六、技巧五：RCD 吸收里那颗管子，trr 决定尖峰高度
反激、正激等拓扑的 MOS 管漏极上常挂一组 RCD 钳位，用来吸收漏感能量、压低关断尖峰。这个电路里那颗二极管看着不起眼，却是最容易被省错的地方。它的 trr 决定了钳位电容的充电速度，也决定了尖峰能被压到多低。
公开的工程记录里有一个很典型的三级迭代：PCS 输出整流侧原本用 FR107G（trr 约 500ns），关断尖峰达到 680V，已经超过 600V 器件的耐压；换成 ES1J（trr 约 35ns）后尖峰降到 630V；再把吸收电容由 X7R 换成温度特性更稳的 C0G、电阻按实测功耗改成两颗 2512 并联，最终把尖峰稳定在 560V 以内，累计下降约 120V。同一份记录里另一个 200V/2A 的反激案例也是同样的路径：660V→630V→610V→590V，配合 R=47kΩ、C=1.5nF 把尖峰锁在器件耐压的 85% 以内。可以看到，trr 从 500ns 降到 35ns 带来的收益，与后面调电容、调电阻是同一量级的。
图 3 体二极管的反向恢复过程：trr、IRRM 与 Qrr 的定义
选型上的几条硬约束值得记住：反激 RCD 里的二极管严禁使用 1N4007 这类普通工频整流管，必须用快恢复或超快恢复；肖特基虽然 trr 近乎为零，但不适合放在原边 RCD 位置——它高压反偏时漏电流大、耐压也往往不够。小功率（60W 以内）可用 US1M（1A/1000V，trr 约 75ns）一类，中功率考虑 US2M、FR207，大功率用 FR307、US3M 这类。吸收电容禁用普通电解，要用高频低阻的 CBB 或 C0G，且电容电压波动控制在钳位电压的 10% 以内；电阻按实际功耗做 2~3 倍降额。
钳位电压本身要算，不能试。常用关系是 Vclamp ≈ (1.2~1.5) × Vor（Vor 为反射电压），且 Vclamp 必须大于 Vor，否则钳位电路会持续吸收励磁能量、效率骤降；耐压余量则按 Vbus_max + Vor + Vclamp + 约 20V 的振铃裕量，整体不超过 Vds 额定值的 80%（高温或高可靠场景取 70%）。漏感 Llk 一般按励磁电感的 1%~5% 估，实际值应在副边短路条件下测原边电感获得。
七、技巧六：防反接、并联、热插拔——体二极管会“放行”
前面讲的都是体二极管“帮忙”的一面，这一节讲它“帮倒忙”的一面，也是实际调试中最常见的几类问题。
一是防反接。用 NMOS 做低侧防反接时，如果管子方向装反（源漏接反），体二极管正好顺着反接电流的方向正偏，反接时电流照常流过，保护形同虚设。正确做法是让体二极管在正常工作时反偏，或者改用背靠背双 MOS 结构，用两颗管子的体二极管互相“挡住”，也可以在回路里串一颗肖特基做兜底。
二是并联供电与热插拔。两路电源并联输出时，如果只用 MOS 做通断，一路掉电后，另一路的电流会沿着前者的体二极管倒灌进去，轻则效率异常，重则损坏前级。这类场合需要理想二极管控制器或背靠背结构来真正阻断反向通路。
三是并联均流。体二极管的正向压降是负温度系数，温度越高压降越低，于是并联的器件中偏热的那一颗会先导通、承担更多电流、变得更热，形成正反馈。用多颗 MOS 并联扩容时要留意这一点，通过降额、加均流电阻或选择正温度系数特性的器件来压制。
八、两张表：选型对照与失效排查
把前面几条技巧收束成两张表，方便选型和排查时对照。先看不同器件在两个关键指标上的分布：正向压降决定导通损耗，反向恢复时间决定尖峰与开关损耗，两者往往不可兼得。
图 4 常见续流/整流器件的正向压降与反向恢复时间对比（典型值）
表 1 常见续流/整流器件的关键特性对照（典型值，具体以 datasheet 为准）
表 2 常见现象与排查路径
九、结语
MOS 管与二极管的搭配，本质上是同一件事的两面：体二极管在死区里替你保住了电感电流，也在寄生参数不利时替你制造了尖峰；肖特基和快恢复二极管则是你请来的“外援”，用对了能分担损耗、拉低尖峰，用错了只是多了一颗发热的元件。把它当成一个需要精确计算的搭档，而不是一个可以忽略的寄生项，这大概就是这类设计最核心的技巧。
说明：文中数值均来自公开工程资料中的典型值或实测案例，用于说明量级与设计取舍；具体项目请以所选用器件的 datasheet 与实测波形为准。
