HBM 的性能，用过都说好。但它的贵，也越来越让人头疼。
贵在工艺上。TSV 硅通孔、3D DRAM 堆叠、2.5D 封装，哪一步都不便宜；更麻烦的是硅中介层这类先进封装，全球产能就那么多，AI 芯片一抢，价格和交期都下不来。
JEDEC 今年 7 月发布的 SPHBM，想换个思路解决这件事。
SPHBM 是什么
SPHBM 全称 Standard Package High Bandwidth Memory，标准封装高带宽内存，规范编号 JESD330-4。2026 年 6 月 23 日完成审批，7 月 13 日正式对外发布。
一句话概括：还是 HBM 的存储内核，但不再依赖硅中介层，改放到普通有机基板上。性能目标不变，成本和产能门槛往下拉。
HBM 是怎么走到今天的
HBM 最早由 AMD 和 SK 海力士联合推动，2013 年成为 JEDEC 行业标准。它靠 TSV 硅通孔把 DRAM 一层层堆起来，再用 2.5D 封装和计算芯片拼在一起，换来高带宽、低功耗、高集成，如今已经是 GPU 和 AI 加速器绕不开的存储方案。
这些年参数一路翻：
市场端，HBM 基本是 SK 海力士、三星、美光三家说了算，从 HBM2E 到 HBM4 的研发和量产，也集中在这三家手里。
SPHBM 改了哪几处
引脚砍掉四分之三，速率补回来
HBM4 的数据引脚有 2048 个，SPHBM 压到 512 个。引脚少了，带宽不能少，办法是引入 4:1 串行化：单引脚速率提到 32-46 GT/s，整体带宽仍然能对标 HBM4，约 2.0 TB/s。
硅中介层不要了
这是 SPHBM 最实质的一步。HBM 堆叠芯片直接贴到标准有机基板上，凸点间距大于 90µm，普通有机基板产线就能承接，封装成本明显下降。
芯片和内存离得远了
计算芯片和内存之间的最大连接距离放宽到 20 毫米。封装内部空间大了，散热条件跟着改善，散热管理的压力小了一些。
容量不缩水
DRAM 晶粒和 3D 堆叠沿用 HBM4 方案，单堆栈最高 64GB，和 HBM4、HBM4E 保持一致。
电气上怎么兜底
外部 I/O 电压统一 0.75V；内部是 32 路独立的 16-bit DDR 通道，分成 8 个四通道组。为了让高速串行信号传得稳，SPHBM 配了 FEC 前向纠错、链路训练，以及差分专用时钟 WCK/RCK。
基础裸片重新设计
DRAM 裸片不动，重新设计接口基础裸片（Base Die），去适配新的串行接口和有机基板封装条件。
谁需要它
硅中介层不是谁都玩得起。有些场景确实需要 HBM 级别的带宽，但物料成本高、先进封装产能排不上，项目只能搁置。SPHBM 给出的是一套标准化、成本可控的方案，正好接住这部分需求。
成本优势出来之后，高带宽内存也有机会从高端 AI 加速器，往主流 CPU、网络处理器这些方向铺开，市场规模还能再上一个台阶。
对产业链来说，存储厂商能复用现有 HBM DRAM 产线接 SPHBM 订单，CoWoS 这类稀缺先进封装工艺的产能压力，也能缓一缓。
放到 2026 年看，SPHBM4、LPDDR6、LPCAMM2 三个新标准同时落地，覆盖移动端、PC、数据中心，内存方案的拼图算是补全了。
后面还会怎么走
SPHBM 的路线不会停在原地。按照行业预期，HBM 系列会继续迭代，2029 年前后 HBM5 计划把接口位宽推到 4096-bit，带宽突破 4 TB/s，单堆栈容量到 80GB；混合键合、浸没式冷却这些新技术也会陆续导入。
值得注意的一点是，SPHBM 转向有机基板封装，对高速 PCB 制造提出了更高要求。高速信号完整性、高多层板材工艺、精细凸点对应的板级设计，都会成为硬件落地的关键环节。
最后还得落到板子上
规格定了，标准有了，硬件最终还是要落到板子上。一博珠海 PCB 板厂具备高多层、高速精密电路板的生产能力，工厂位于珠海经开区，配有全套进口高端生产检测设备，千级无尘生产环境和理化实验室一应俱全，最高可承接 120 层 PCB 制造，20 层及以下样板能做到 8 天快速交付。
工厂面向 AI 算力、服务器、数据中心硬件，支持高速、高密复杂 PCB 的打样和中小批量生产，可以配合 SPHBM 这类新一代内存方案，完成板级硬件的研发验证与生产落地，为新一代高带宽内存硬件产品提供 PCB 制造层面的支撑保障。
