一句话结论：CTE 降了 23%，电阻率却涨了 11%。铜是 TSV 的填充材料，但它和硅"热不到一块去"：铜的热膨胀系数（CTE）约 17 ppm/K，硅只有 4.0 ppm/K，中间差了 13 个 ppm/K。硅片每经历一次 200 °C 的工艺，这层差值就变成一份热应力，压在 TSV 周围的硅上，也压在自己身上[1]。
掺石墨烯是个思路：石墨烯的面内热膨胀是负的（室温约 −8 ppm/K），理论上能把复合膜的 CTE 往下拉。实测做出来：石墨烯掺入量 1.9 ± 0.4 wt%（约 7.0 ± 1.4 vol%）。复合膜 CTE 从 17.2 降到 13.2 ppm/K（只有纯铜的 77%），杨氏模量 99 → 123 GPa（+25%），剪切模量 42 → 51 GPa（+22%）[1]。
代价只有一个，但很扎眼：电阻率从 1.9 涨到 2.1 μΩ·cm，约 +11%。而石墨烯本身的面内导电性是极好的——往铜里掺"更导电的东西"，导电性反而降了。
一句话转述：复合材料不是"取两家之长"，而是"看界面给不给通路"。
本号写过 ALD 钌、Co-TiN 互连、Mo 薄膜的尺寸效应，都是"金属薄膜的电阻率从哪来"。这一篇换个方向：往铜里掺第二相时，这笔账怎么算。而要判断"掺了到底亏不亏"，第一步是把方阻与电阻率量准——这正是xfilm四探针方阻仪要做的活。
铜和硅的 13 个 ppm/K，热应力从哪来
TSV 是把铜填进硅片上的深孔里。铜的 CTE 约 17 ppm/K、硅约 4.0 ppm/K，两者被"焊"成一个整体之后，温度一变，铜想多膨胀、硅不肯让，界面上就会积起正应力与切应力[1]。在反复的升降温里，这份应力会推动界面位移、甚至挤出铜来（本号写过《TSV 互连退火为何鼓成蘑菇头》，讲的就是铜被挤出来的那一面）。
所以"降 CTE"是这条线上一个很实际的目标：不需要把铜换成别的金属，只要把它的热膨胀往下拉一点，热应力就能降一截。
掺 1.9 wt% 石墨烯：CTE 13.2、模量 +25%
[1] 的做法是把电化学剥离的多层石墨烯加到电镀液里，跟铜一起电沉积出来，得到 G-Cu 复合薄膜（膜厚 5 与 10 μm，镀在 Si 基底上）。
这里有个容易被跳过的工艺细节：石墨烯片在电镀液里会团聚，团聚了就等于白掺。原文先用聚二烯丙基二甲基氯化铵（PDDA）处理石墨烯，让片层表面带正电——既阻止团聚，又让石墨烯在电场里向阴极迁移，跟铜一起沉积进膜里[1]。能不能均匀分散，是这一步的成败手；不是镀完之后才看结果。
CTE 不是直接量的，是间接算出来的：把复合膜镀在 200 μm 厚的硅片上，放进恒温炉里从 25 °C 升到 200 °C（测点 25 / 50 / 100 / 150 / 200 °C）。然后用光学干涉法测曲率半径，再按 Stoney 公式反推内应力，最后由应力随温度的变化率算出 CTE[1]。复合膜的厚度单独用表面轮廓仪测了 6 次，平均 7.0 μm（6.9 ~ 7.1 μm）——厚度必须实测，因为它直接进公式。
曲率法测热膨胀与电阻率汇总：a 是曲率测量装置（LED 光源 → 分束器 → 样品，样品放在可升温的炉里，用参考平面做基准）；b 曲率半径随温度升高而持续下降；c 由曲率反推的内应力随温度上升；d 是结论——G-Cu 复合膜的 CTE 为 13.2 ppm/K，只有纯铜 17.2 ppm/K 的 77%，内嵌小图给出两者的电阻率：复合膜 2.1 μΩ·cm、纯铜 1.9 μΩ·cm。（来源：An et al. 2019, Fig. 5；许可证：CC BY 4.0）
结果很清楚：CTE 13.2 ppm/K，比纯铜低 23%；同时模量上去了（杨氏模量 +25%、剪切模量 +22%），共振频率从 5237 Hz 提到 6022 Hz[1]。对 TSV 来说这是好事——更不容易被热应力推动，也更"硬"。
但电阻率涨了：石墨烯在铜里是"孤岛"
导电性这一项，[1] 用的是四端法（four-terminal method）：同样的 5 μm 与 10 μm 两种厚度，每个样品测 10 次以上取平均。
结果是 G-Cu 2.1 ± 0.2 μΩ·cm，纯电镀铜 1.9 ± 0.1 μΩ·cm——复合膜高约 11%[1]。
为什么？答案在显微照片里。
复合膜里石墨烯在哪：a 电化学剥离的多层石墨烯的 TEM 像与选区电子衍射（六重对称斑点说明结晶性好）；b G-Cu 复合膜表面的 SEM，红虚线勾出的是嵌在铜基体里的石墨烯片，箭头指向它们；c 纯铜膜的表面形貌，明显更平整；d EDS 谱给出成分：Cu 97.8 wt%、C 2.0 wt%。（来源：An et al. 2019, Fig. 2；许可证：CC BY 4.0）
先看 d 图那行成分：Cu 97.8 wt%、C 2.0 wt%。这个数字来自 EDS，而 EDS 的取数范围是约 5 nm 的电子束直径、约 3 μm 的深度分辨——也就是说，它统计的是膜表层那几微米，不等于整片膜的体相含量。原文据此跑了 15 次以上，才给出 1.9 ± 0.4 wt%，再用铜与石墨烯的密度（8.9 与 2.3 g/cm³）折算成 7.0 ± 1.4 vol%[1]。
关键在 b 图：石墨烯片是随机分散在铜基体里的，一片一片互不相连。电子要从一端走到另一端，得穿过"铜 → 石墨烯 → 铜 → …"的一连串界面；而石墨烯片之间的界面并不连续，并没有形成一条贯通的导电通路[1]。
原文的解释很直接：石墨烯的面内电子迁移率确实极高（电化学剥离的石墨烯在 (NH₄)₂SO₄ 溶液里就表现出导电的面内方阻）。但掺进铜里之后，它变成了"孤岛"——石墨烯可用的方向与电流方向不一致，电子在界面上被拖慢，于是电阻率比纯铜略升[1]。
换句话说：材料本身导电好，不等于它在复合材料里"接得上"。 决定电阻率的不是石墨烯的电导率，而是石墨烯与铜的界面接不接得通。
四端法/四探针测方阻，要把哪几件事钉死
要在自己的膜上复现这笔账，测量端有几件事必须先定下来：
这里要说一句测量端的话：方阻是这条链上最容易被"测快"的一环，也是最容易把结论带偏的一环。同一片膜，探针压力不对、边缘没扣掉、厚度用了标称值，算出来的电阻率可以差出十几个百分点——而这刚好是"掺石墨烯到底亏不亏"的量级。所以每次报"电阻率变化 X%"，都该把厚度、测点、次数一起报出来。
三条边界要说清。第一，这是薄膜样品的数据（5 与 10 μm，镀在 Si 上），不是填进 TSV 深孔之后的原位电阻率；孔里的铜受约束更强，数值会不同。第二，CTE 是间接测量（曲率法 + Stoney），膜的残余应力、基底厚度都会传进结果，换基底就得重算。第三，石墨烯含量只有一种（1.9 wt%），再往上加会不会 CTE 更低、电阻率更差，这篇没有给答案——不能顺手外推成"越多越好"或"越多越差"。
回头看，这篇工作真正值钱的不是"CTE 降了 23%"，而是它把复合材料的取舍摆到了一张表上：热膨胀、模量、电阻率三项一起看，才知道这个配方在自己的场景里划不划算。而三项里只有一个环节必须靠测量拿到、且最容易测飘的，那就是电阻率——xfillm四探针方阻仪给出的方阻，乘以实测厚度，才是能和别人对比的电阻率。
决定要不要掺的，不是石墨烯有多导电，而是它在你这条工艺里接不接得上。
Xfilm埃利四探针方阻仪Xfilm埃利四探针方阻仪用于测量薄层电阻（方阻）或电阻率，可以对最大230mm 样品进行快速、自动的扫描， 获得样品不同位置的方阻/电阻率分布信息。
Xfilm埃利四探针方阻仪
- 超高测量范围，测量1mΩ~100MΩ
- 高精密测量，动态重复性可达0.2%
- 全自动多点扫描，多种预设方案亦可自定义调节
- 快速材料表征，可自动执行校正因子计算
本文使用基于四探针法的Xfilm埃利四探针方阻仪，凭借智能化与高精度的电导率测量优势，助力钛基复合材料的电导率测定，推动电子器件领域的材料检测技术升级。
原文参考：An Z., Li J., Kikuchi A., Wang Z., Jiang Y., Ono T. Mechanically strengthened graphene-Cu composite with reduced thermal expansion towards interconnect applications. Microsystems & Nanoengineering, 5, 20 (2019). DOI: 10.1038/s41378-019-0059-0（CC BY 4.0）
*特别声明：本公众号所发布的原创及转载文章，仅用于学术分享和传递行业相关信息。未经授权，不得抄袭、篡改、引用、转载等侵犯本公众号相关权益的行为。内容仅供参考，如涉及版权问题，敬请联系，我们将在第一时间核实并处理。
